


EDR Electronics

Design & Technical Specifications Report

DTS – Report



CAN Logger

Código: 20260205

Autor: Ing. Julián Ferrari
Revisión: 1.0
Fecha: 21 de marzo de 2026

Índice

1. Ficha Técnica	2
2. Library Management (Símbolos y Footprints)	2
2.1. Creación de Componentes	2
2.2. Footprints (IPC-7351)	2
2.3. Modelos 3D (ECAD-MCAD)	3
3. Diseño de Esquemático y Selección de Componentes	3
3.1. Esquema general	3
3.2. Análisis de Componentes	3
3.3. Estrategia de Desacoplo	4
4. Estrategia de Layout e Integridad de Señal	5
4.1. Cálculo de Impedancia	5
4.2. Retorno de Corriente	6
4.3. Gestión Térmica	6
5. Documentación de Salida (Release)	7
6. Análisis DFM (Design for Manufacturing)	8
6.1. Reglas de Diseño (DRC)	8
6.2. Acabado Superficial (Surface Finish)	8
A. Anexo — Esquemáticos del Proyecto	10

1 Ficha Técnica

Parámetro	Valor
Dimensiones	70 mm × 60 mm
Capas (Stackup)	4 Layers: Signal – GND – VCC – Signal
EDA Software	Altium Designer 25
Máx. Frecuencia (HS)	240 MHz/480Mbps USB 2.0 500 KHz/1Mbps CAN Bus
Control de Impedancia	90 Ω Differential USB 2.0 120 Ω Differential CAN Bus
Power/Current (IPC-2152)	Cálculo para 3.5 A con elevación térmica de 15 °C
EMC/EMI Strategy	Planos de masa sólidos, stitching vias, TVS diodes
Clase de Fabricación	IPC Class 2 – Estándar Industrial

2 Library Management (Símbolos y Footprints)

2.1 Creación de Componentes

La base de datos de componentes se gestionó mediante el uso de modelos certificados de UltraLibrarian, asegurando la correspondencia biunívoca entre los símbolos esquemáticos y los *footprints*. Los símbolos fueron normalizados siguiendo los estándares IEEE/IEC: entradas a la izquierda, salidas a la derecha y pines de alimentación en los extremos superior/inferior para maximizar la legibilidad del flujo de señales. Se mantuvo una política estricta de verificación manual de *pinouts* contra *datasheets* del fabricante antes de la integración final.

2.2 Footprints (IPC-7351)

Todos los *footprints* fueron obtenidos o verificados bajo el estándar IPC-7351B, garantizando la precisión de los patrones de tierra (*land patterns*). Los aspectos críticos validados incluyen:


- **Márgenes de soldadura (*Solder Mask Expansion*):** Configurados para prevenir puentes de soldadura y asegurar la exposición correcta del cobre.
- ***Courtyard* de componentes:** Definidos para prevenir colisiones físicas durante el proceso de ensamble automatizado (Pick & Place).
- **Clearance Pad-to-Pad:** Verificación de distancias mínimas para cumplir con las capacidades de fabricación (DFM) del proveedor.

2.3 Modelos 3D (ECAD-MCAD)

Para garantizar la integración mecánica, cada componente cuenta con su modelo STEP (.step / .stp) de alta fidelidad. Esto permitió realizar un análisis de colisiones en el entorno 3D de la herramienta EDA y facilitar el flujo de trabajo ECAD-MCAD. El conjunto final fue exportado para su validación en herramientas de diseño mecánico (SolidWorks, FreeCAD, etc.), asegurando el ajuste perfecto de conectores, indicadores LED y componentes críticos dentro del gabinete o chasis final.

3 Diseño de Esquemático y Selección de Componentes

3.1 Esquema general



3.2 Análisis de Componentes

A continuación se justifica la selección de cada integrado y componente activo relevante del diseño, considerando disponibilidad, parámetros eléctricos y adecuación al entorno automotriz.

Disponibilidad y costo

Todos los componentes fueron verificados en el distribuidor LCSC ([lcsc.com](https://www.lcsc.com)), donde se encuentran disponibles en stock con códigos de parte confirmados. El microcontrolador **ESP32-S3-WROOM-1U-N8** (C2980297), el transceptor CAN **SN65HVD230DR** (C12084), el convertidor buck **LMR14030SDDAR** (C182078), el regulador LDO **AMS1117-3.3** (C6186), el RTC **DS3231MZ+TRL** (C107410), la EEPROM **AT24C32M/TR** (C2688466) y el slot microSD **TF-01A** (C91145) son componentes de amplia distribución y bajo costo unitario, lo que garantiza reposición sin dependencia de un único proveedor.

MOSFETs

El diseño incorpora un único MOSFET discreto: el **AO3401A** (Q1), transistor de canal P en encapsulado SOT-23. Fue seleccionado por su baja resistencia de conducción ($R_{DS(on)} = 47\text{ m}\Omega$ a $V_{GS} = 10\text{ V}$), su tensión de umbral reducida ($V_{GS(th)} = -900\text{ mV}$ a $250\text{ }\mu\text{A}$), y su capacidad de conducir hasta 4 A continuos. Estas características lo hacen adecuado para conmutación de carga a baja disipación. El encapsulado SOT-23 es compatible con soldadura manual y ocupa área mínima en placa.

El convertidor buck **LMR14030SDDAR** (U2) integra internamente sus propios transistores de potencia, por lo que no requiere MOSFETs externos. Opera en un rango de entrada de 4 a 40 V con frecuencia de conmutación de 2,5 MHz, corriente de salida máxima de 3,5 A y corriente de operación en vacío de solo 40 μA . Fue seleccionado para la etapa de conversión 12 V $\rightarrow$ 5 V por su rango de entrada compatible con la tensión de batería automotriz (nominalmente 12 V, con transitorios de hasta 40 V según ISO 7637-2).

Reguladores

El regulador lineal **AMS1117-3.3** (U3) fue seleccionado para la etapa 5 V $\rightarrow$ 3,3 V. Su corriente máxima de salida es 1 A. La carga máxima estimada sobre el rail de 3,3 V está dominada por el ESP32-S3, que demanda hasta 500 mA durante transmisión WiFi activa, más el consumo del transceptor CAN (17 mA), RTC (200 μA) y lógica auxiliar, lo que totaliza aproximadamente 520 mA. El AMS1117-3.3 entrega 1 A, lo que representa un margen de $\approx 92\%$ sobre la corriente máxima estimada, superando holgadamente el criterio de margen mínimo del 20 %. Incorpora protección contra sobrecorriente y sobretemperatura, y opera en el rango -40°C a $+125^\circ\text{C}$, adecuado para entorno automotriz.

Osciladores y cristales

El RTC **DS3231MZ+TRL** (U5) es un oscilador compensado por temperatura (TCXO) con cristal integrado, lo que elimina la necesidad de un cristal externo y garantiza una precisión de $\pm 2\text{ ppm}$ entre 0°C y $+40^\circ\text{C}$ ($\pm 3,5\text{ ppm}$ en el rango extendido de -40°C a $+85^\circ\text{C}$). Esta tolerancia es suficiente para la función de *timestamping* del datalogger: a $\pm 3,5\text{ ppm}$, la deriva máxima es de $\approx 0,3\text{ s/día}$, aceptable dado que la sincronización puede realizarse manualmente al reconectar el sistema. Se alimenta con pila tipo CR2032 cuando el sistema principal está sin tensión, preservando la hora durante el apagado del vehículo. La comunicación con el ESP32-S3 se realiza por I2C a hasta 400 kHz.

La EEPROM **AT24C32M/TR** (U6), integrada en el mismo bus I2C, provee 32 kbit de memoria no volátil para almacenamiento de registros de alarma y configuración del RTC, con endurance de 1,000,000 ciclos de escritura y retención de datos de 100 años.

3.3 Estrategia de Desacoplo

Se colocaron capacitores de desacoplo (100 nF cerámico + 10 μF bulk) en cada pin de alimentación de integrados, lo más cerca posible de los pads de VCC. Las vías de retorno fueron minimizadas para reducir inductancia parásita.

La estrategia de desacoplo responde a la naturaleza dual del ruido en sistemas digitales de alta frecuencia: el capacitor cerámico de 100 nF (C0603, dieléctrico X7R) atiende las perturbaciones de alta frecuencia generadas por las transiciones de los flancos de conmutación interna

de los integrados, cuya impedancia de la fuente no puede seguir en los tiempos involucrados (< 1 ns para el ESP32-S3). El capacitor *bulk* de $10\ \mu\text{F}$ actúa como reserva de carga local para demandas de corriente de mayor duración, como los picos de activación del transmisor WiFi del ESP32-S3 (hasta 500 mA sostenidos durante decenas de microsegundos). La combinación de ambos valores garantiza baja impedancia en un rango de frecuencias amplio: el cerámico es eficaz desde aproximadamente 1 MHz hasta varios cientos de MHz, mientras que el *bulk* domina por debajo de ese rango.

La ubicación física de los capacitores directamente sobre los pads de VCC minimiza la inductancia parásita del lazo de retorno de corriente, cuyo efecto sería degradar la atenuación de ruido precisamente en las frecuencias de interés. Las vías de retorno cortas reducen la inductancia parásita serie, manteniendo la impedancia efectiva del desacoplo dentro del rango de diseño. Este criterio de ubicación es especialmente relevante para el LMR14030SDDAR, cuya frecuencia de conmutación de 2,5 MHz genera armónicos que pueden propagarse al rail de 5 V si el desacoplo en la salida del convertidor no es adecuado.

4 Estrategia de Layout e Integridad de Señal

4.1 Cálculo de Impedancia

#	Name	Material	Type	Weight	Thickness
	Top Overlay		Overlay		
	Top Solder	SM-001	Solder Mask		1mil
	Top Surface Fini...	PbSn	Surface Finish		0.787mil
1	Top Layer	CF-004	Signal	1oz	1.378mil
	Dielectric 1	FR-4	Prepreg		7.303mil
2	L2 (GND)	CF-004	Plane	1/2oz	0.689mil
	Dielectric 3	FR-4 (4 layers)	Core		40.551mil
3	L3 (PWR)	CF-004	Plane	1/2oz	0.689mil
	Dielectric 5	FR-4	Prepreg		7.303mil
4	Bottom Layer	CF-004	Signal	1oz	1.378mil
	Bottom Surface...	PbSn	Surface Finish		0.787mil
	Bottom Solder	SM-001	Solder Mask		1mil
	Bottom Overlay		Overlay		

El stackup de la placa es de 4 capas con la siguiente configuración: capa 1 (Top Layer, señal), capa 2 (L2– GND, plano), capa 3 (L3– PWR, plano) y capa 4 (Bottom Layer, señal). Los laminados dieléctricos son FR-4, con Prepreg entre capas 1–2 y capas 3–4 ($h = 7,303$ mil), y Core entre capas 2–3 ($h = 40,551$ mil). El cobre de señal es de 1 oz ($t = 1,378$ mil) y el de los planos internos de 1/2 oz ($t = 0,689$ mil).

El diseño contempla dos pares diferenciales con control de impedancia:

Par diferencial USB (D+/D–). Se apunta a $90\ \Omega$ diferencial, conforme al estándar USB 2.0 Full/High Speed. Las pistas se rutean como microstrip diferencial en Top Layer sobre el plano

de GND (L2), que actúa como plano de referencia continuo.

Par diferencial CAN (CANH/CANL). El estándar ISO 11898-2 especifica una impedancia característica de línea de $120\ \Omega$. Sin embargo, para obtener $120\ \Omega$ diferencial en microstrip sobre este stackup (dieléctrico de 7,303 mil, $\epsilon_r \approx 4,2$, cobre de 1 oz), el ancho de pista resultante sería de aproximadamente 3 mil, valor que se encuentra en el límite inferior de fabricabilidad para la mayoría de los fabricantes de PCB de gama estándar ($w_{\min} = 4$ mil típico) y que incrementa significativamente el riesgo de discontinuidades y de rechazo en inspección. Por esta razón, se adoptó una geometría de $w = 8$ mil con separación $s = 6$ mil, que produce una impedancia diferencial de $\approx 90\ \Omega$: idéntica a la del par USB y dentro de los límites de fabricación con holgura. Esta decisión es técnicamente válida dado que la impedancia de terminación del bus CAN es impuesta por las resistencias de fin de línea ($120\ \Omega$ entre CANH y CANL en cada extremo del bus), que son independientes de la impedancia característica de la pista en placa. Para las longitudes de pista involucradas en este diseño (típicamente < 50 mm entre el conector OBD2 y el transceptor SN65HVD230DR), los efectos de reflexión por desadaptación de impedancia son despreciables: la longitud eléctrica a 1 Mbps (velocidad máxima CAN) es varios órdenes de magnitud menor que la longitud de onda, por lo que el comportamiento es de circuito concentrado y no de línea de transmisión.

Tipo	Valor objetivo
Diferencial USB (microstrip)	$90\ \Omega$
Diferencial CAN (microstrip)	$90\ \Omega$ (geom. 8/6 mil, adoptado por fabricabilidad)
Tolerancia del fabricante	$\pm 15\ \%$

4.2 Retorno de Corriente

El camino de retorno de todas las señales de alta velocidad fue analizado para garantizar continuidad del plano de masa (*reference plane*). Se evitó:

- Ranuras o cortes en el plano de referencia bajo pistas críticas.
- Cambio de capa sin vía de retorno adyacente (*stitching vias*).
- Cruce de señales HS sobre *splits* de plano de alimentación.

La disposición de planos internos (L2 GND / L3 PWR) garantiza que las señales de alta velocidad en Top Layer (USB, CAN, SPI de microSD, I2C del RTC) tengan siempre el plano de GND como referencia a distancia mínima (7,303 mil de dieléctrico), minimizando la inductancia del lazo de retorno y reduciendo la emisión de ruido por modo común.

4.3 Gestión Térmica

La gestión térmica del diseño siguió los lineamientos de las normas **IPC-2152** (*Standard for Determining Current Carrying Capacity in Printed Board Design*) e **IPC-7093** (*Design and Assembly Process Implementation for Bottom Termination Components*), complementadas por las recomendaciones de las hojas de datos de los integrados de potencia.

Se utilizaron polígonos de cobre (*copper pours*) en las capas externas e internas para reducir la resistencia térmica juntura-ambiente (θ_{JA}) de los componentes de mayor disipación. Los criterios aplicados fueron los siguientes:

- **LMR14030SDDAR (U2, buck converter):** el encapsulado SOIC-8 con pad de exposición térmica (*exposed pad*) requiere un polígono de cobre en Bottom Layer conectado al pad inferior mediante una matriz de vías térmicas (*thermal vias*) de 0,3 mm de taladro, con separación centro a centro de 1,0 mm, conforme a las recomendaciones del fabricante (Texas Instruments SLMA002). La potencia disipada máxima estimada es $P = (V_{in} - V_{out}) \cdot I_{out} \cdot (1 - \eta)$; para $V_{in} = 12\text{ V}$, $V_{out} = 5\text{ V}$, $I_{out} = 3,5\text{ A}$ y $\eta \approx 90\%$, resulta $P \approx 0,35\text{ W}$, disipable sin problema con el polígono de cobre en placa de tamaño moderado.
- **AMS1117-3.3 (U3, LDO):** el encapsulado SOT-223 tiene el tab de colector conectado al pin de salida; se extendió un polígono en Top Layer sobre ese tab para maximizar el área de disipación. La potencia disipada máxima es $P = (V_{in} - V_{out}) \cdot I_{out} = (5 - 3,3)\text{ V} \times 0,52\text{ A} \approx 0,88\text{ W}$. Con $\theta_{JA} = 47^\circ\text{C/W}$ (SOT-223 en PCB estándar) y temperatura ambiente de 85°C , la temperatura de juntura estimada es $T_J = 85 + 47 \times 0,88 \approx 126^\circ\text{C}$, por debajo del límite absoluto de 125°C pero en el margen. Se amplió el polígono de cobre para reducir θ_{JA} efectivo; con un área de cobre de $\approx 1\text{ cm}^2$, la reducción de θ_{JA} es suficiente para mantener $T_J < 110^\circ\text{C}$ en el peor caso de operación continua.
- **AO3401A (Q1, MOSFET P-ch):** encapsulado SOT-23 con disipación máxima de $1,4\text{ W}$ en condiciones de placa. Al operar como interruptor de carga con $R_{DS(on)} = 47\text{ m}\Omega$, la disipación en conducción es mínima y no requiere tratamiento térmico especial más allá del pad de drenador conectado a la red de cobre.

Los *thermal reliefs* de los pads conectados a planos o polígonos de gran área fueron configurados con 4 rayos de 0,25 mm de ancho, equilibrando la soldabilidad manual (reducción de masa térmica durante el proceso de soldado) con la conductividad eléctrica y térmica requerida en operación, conforme a IPC-7093 sección 4.

Si se dispone de simulación térmica, se recomienda verificar el escenario de carga máxima simultánea (WiFi activo + escritura a microSD + transmisión CAN a 1 Mbps) con temperatura ambiente de 85°C , que representa el peor caso para este tipo de aplicación automotriz.

5 Documentación de Salida (Release)

Archivo	Descripción
Gerbers (RS-274X)	Capas de cobre, serigrafía, máscaras de soldadura y contorno de placa.
NC Drill (Excellon)	Coordenadas y diámetros de taladros PTH y NPTH.
Pick & Place	Archivo centroide .csv para montaje automatizado SMT.
BOM	Referencia, valor, footprint, MPN y código de aprovisionamiento por componente.

Los archivos Gerber siguen el estándar RS-274X, formato vectorial aceptado universalmente por fabricantes de PCB. Cada capa del stackup tiene su archivo correspondiente, lo que

permite al fabricante verificar independientemente la integridad de cada nivel antes de iniciar producción.

Los archivos de taladrado en formato Excellon definen la posición, diámetro y tipo (PTH/NPTH) de cada agujero. El archivo .TXT es el entregable de fabricación; los archivos .DRR y .LDP son generados por Altium como documentación auxiliar y permiten auditar el reporte de taladros sin necesidad de abrir el proyecto original.

El archivo de Pick & Place en formato .csv contiene las coordenadas de centroide, ángulo de rotación y cara de montaje de cada componente SMD, y es el insumo directo para la programación de la máquina de colocación automática (pick-and-place) en la línea de ensamblado.

Nota: El MPN (Manufacturer Part Number) es obligatorio en el BOM para garantizar la compra del componente correcto y evitar substituciones no aprobadas durante el proceso de adquisición.

6 Análisis DFM (Design for Manufacturing)

6.1 Reglas de Diseño (DRC)

El diseño fue verificado mediante el servicio HQDFM de NextPCB como herramienta de análisis previo, pero la fabricación se realizará con **JLCPCB**. Los límites indicados en la tabla corresponden a las capacidades del proceso estándar de 4 capas de JLCPCB.

Parámetro	Diseño	NextPCB	JLCPCB	Estado
Ancho mín. de pista	8 mil	6 mil	3.5 mil	OK
Clearance mínimo	5 mil	6 mil	3.5 mil	Warning
Annular ring PTH	4.99 mil	≥ 6 mil	≥ 5.1 mil	Risk
Annular ring de vías	2.50 mil	≥ 5 mil	≥ 3.9 mil	Risk
NPTH-to-copper	7.98 mil	≥ 12 mil	≥ 9.8 mil	Risk
Solder mask dam	1.78 mil	≥ 6 mil	≥ 3.9 mil	Warning
Solder mask-to-trace	0.05 mm	≥ 0.08 mm	≥ 0.05 mm	OK

Los ítems marcados como *Risk* son marginales respecto a las capacidades de JLCPCB pero no implican inviabilidad de fabricación; JLCPCB acepta estos valores bajo el proceso estándar con posible impacto menor en rendimiento de producción. Se recomienda corregirlos en una revisión futura del diseño, en particular los annular rings de vías y la separación NPTH-to-copper.







6.2 Acabado Superficial (Surface Finish)

Se especificó **HASL libre de plomo** (*Lead-Free HASL*, SnAgCu) como acabado superficial. Este proceso deposita una capa de aleación de soldadura sobre los pads mediante nivelación por aire caliente, garantizando buena soldabilidad tanto en proceso de *reflow* como en soldadura manual. Es el acabado de menor costo y mayor disponibilidad en fabricantes estándar,

adecuado para el footprint de los componentes de este diseño (paso mínimo de 0,5 mm en SOIC-8 y SOT-223), y cumple con RoHS al no contener plomo.

Los componentes de paso fino presentes en el diseño (SOIC-8, SOT-223, SOT-23) son compatibles con HASL. De incorporarse en revisiones futuras componentes de paso $\leq 0,4$ mm o pads de área de exposición térmica plana (*exposed pad*), se recomienda migrar a **ENIG** para garantizar la planitud de la superficie y la correcta formación del *solder joint*.

A Anexo — Esquemáticos del Proyecto



DTS Report — CAN Logger



Title:		★		Rev. 1.0
Size:	Engineer:		Revision:	
A4	Julián Ferrari		*	
Date: 8/3/2026		Sheet 1 of 8		
File: Diagrama de Bloques.SchDoc		Client: *		


PROJECT INFORMATION

TITLE: CAN LOGGER
VERSION V.0.1
RESPONSIBLE: Ing. Julian Ferrari
ENGINEER Ing. Julian Ferrari
REVIEWED BY: ---
NOTES: EDR Electrónica

INDEX

- 1 - Portada
- 2 - Diagrama de Bloques
- 3 - ESP32
- 4 - Power Supply
- 5 - CAN Transceiver
- 6 - uSD Card
- 7 - RTC
- 8 - External Connectors

DESCRIPCIÓN / ESQUEMA GENERAL



A

B

C

D



A

B


C

D

13



Para entrar en modo programación
1) Presionas BOOT y lo mantienes (le dices: "preparate para recibir código").
2) Presionas y sueltas RESET (el chip se apaga y se enciende, leyendo el estado del botón BOOT).
3) Sueltas BOOT (el chip ya está bloqueado en modo programación).



El BUS I2C debe tener Pull-Up a Vcc para que funcione. Yo coloco las R cerca del micro. Luego, los sensores se "cuelgan" del BUS y no es necesario que tambien tengan Pull-Ups, con éstas alcanza. Tratá que las R de Pull-Up estén lo más cerca del ESP32 para evitar ruidos.


It is recommended to keep all layers clear under the IPEX antenna connector. (See Figure ESP32-S3 IPEX Layout.) - ESP HARDWARE DESIGN GUIDELINES

Asegurate de que en el PCB, el plano de masa no pase justo por debajo de la antena del ESP32-S3-WROOM-1U




Title: ★		Revision: *
Size: A4	Engineer: Julián Ferrari	
Date: 8/3/2026		Sheet 3 of 8
File: ESP32.SchDoc		Client: *


FUENTE BUCK DC-DC --- 12V TO 5V --- LM14030SDDAR




FUENTE LDO --- 5V TO 3.3V --- AMS1117-3.3




DECOUPLING INPUT VOLTAGE



Title:	*		
Size:	A3	Engineer:	Julían Ferrari
Date:	8/3/2026	Sheet	4 of 8
File:	Power_Supply_SchDoc	Client:	*




Title: ★			Fv. 1.0
Size: A4	Engineer: Julián Ferrari	Revision: *	
Date: 8/3/2026		Sheet 6 of 8	
File: uSD_Card.SchDoc		Client: *	




Title:		★		Rev. 1.0
Size:	Engineer:		Revision:	
A4	Julián Ferrari		*	
Date: 8/3/2026		Sheet 7 of 8		
File: RTC.SchDoc		Client: *		

A
B
18
C
D

USB



OBD2 CONNECTOR



CONNECTORS

